新思科技（Synopsys）的來龍去脈、產(chǎn)品線及特點

老虎說芯|Tiger Chip|

2025-07-28 19:49:55 819

新思科技從1986年成立至今，一路從“點子公司”成長為全球EDA（電子設(shè)計自動化）和半導(dǎo)體IP（知識產(chǎn)權(quán)）領(lǐng)域的龍頭老大。它經(jīng)歷了創(chuàng)立、IPO、并購擴張，到如今囊括多條產(chǎn)品線：從芯片設(shè)計、版圖布局、仿真驗證，到硅智造全流程管理，再到軟硬一體的系統(tǒng)級驗證與光學(xué)設(shè)計，幾乎把芯片開發(fā)所有重要環(huán)節(jié)都攬在懷里。下面，我們分模塊詳細(xì)聊一聊。

1、發(fā)展歷程

1986–1992：從“Optimal Solutions”到上市

1986年，Aart de Geus、David Gregory和Bill Krieger在美國加州創(chuàng)辦Optimal Solutions，專注邏輯綜合技術(shù)，旨在讓RTL代碼“秒變”門級網(wǎng)表。
1987年，公司更名為Synopsys，沿用至今，以彰顯對“設(shè)計摘要”（synopsis）自動化的承諾。
1992年，成功在納斯達克上市，獲得資本加持，加速開疆?dāng)U土。

1992–2000：產(chǎn)品線拓展與首批并購

同期，Synopsys收購Logic Modeling（1992年）和EPIC Design Technology（1995年），一舉補齊仿真驗證和版圖布圖能力。
到2000年，憑借多款點工具，年營收已突破數(shù)億美元，奠定行業(yè)*地位。2002年收購了avanti，極大補充了anolog產(chǎn)品線，使得Synopsys能夠跟Cadence在anolog方面并駕齊驅(qū)。

2000–2020：多元化、全球化與生態(tài)構(gòu)建

片上系統(tǒng)（SoC）興起，Synopsys推出Verification Family平臺，幫助客戶提前找“芯片Bug”、做系統(tǒng)級驗證。
同時大力發(fā)展硅知識產(chǎn)權(quán)（Silicon IP），包括邏輯庫、存儲器、接口、嵌入式處理器等，完善SoC設(shè)計積木塊。
近年收購、合作不斷：與Ansys宣布擬35億美元合并方案（2024年1月），計劃將仿真與EDA深度融合。

2、產(chǎn)品線體系

Synopsys的產(chǎn)品線可大體分為五大“家族”，覆蓋從芯片前端到后端、從數(shù)字到模擬、乃至光[object Object]系統(tǒng)和軟件安全。

類別	軟件產(chǎn)品功能	常見產(chǎn)品/平臺
設(shè)計工具 – 前端	把你的 Verilog/VHDL 代碼翻譯成硬件門電路	Design Compiler Graphical、Design Compiler NXT、Fusion Compiler
設(shè)計工具 – 后端	把這些門電路排到芯片版圖上并優(yōu)化（布局布線流程）	IC Compiler?II、3DIC Compiler、Fusion Design Platform
時序/功耗/信號完整性分析	檢查芯片跑不跑得動、掉不掉電、有沒有干擾問題	PrimeTime、PrimePower、StarRC、Proteus
驗證工具	驗證代碼是否有邏輯 bug，驗證功能是否符合預(yù)期	VCS、VC Formal、ZeBu Server（硬件加速仿真）
模擬 & 定制設(shè)計	做模擬電路（比如放大器、PLL）的版圖設(shè)計和仿真	Custom Compiler、PrimeSim SPICE、Saber、PrimeSim XA
DFT/DFM & 制造簽核	確保芯片可以測試、生產(chǎn)線能做	TestMAX 系列、IC Validator、CATS（mask prep）、Proteus
IP 模塊/軟核	買回來直接用的模塊，比如接口、CPU、加密引擎	Interface IP（USB、PCIe、DDR、Ethernet 等）、Foundation IP（memory、library）、ARC 系列 CPU 核、Security IP
系統(tǒng)級 + 云 + AI 解決方案	整合多 die SoC 架構(gòu)、EDA 云端、AI 優(yōu)化流程	Platform Architect、DSO.ai、VSO.ai、TSO.ai

1. 芯片設(shè)計與實現(xiàn)（Silicon Design & Implementation）

Custom Design Family（定制設(shè)計）：針對模擬/混合信號電路，集成布局編輯、網(wǎng)表仿真（PrimeSim?）、寄生提取、物理驗證等。
Digital Design Family（數(shù)字設(shè)計）：Fusion?為代表，提供從綜合（synthesis）到實現(xiàn)（place-and-route）再到功耗與時序簽核（signoff）的一站式流水線，追求“最佳PPA”。

2. 驗證與系統(tǒng)級驗證（Verification & Systems Validation）

Verification Family：覆蓋形式驗證、仿真加速、原型驗證、軟件-硬件協(xié)同仿真等，目標(biāo)是“越早發(fā)現(xiàn)Bug越好。
Silicon Lifecycle Management（硅全程管理）：Pulse、YieldAnalyzer等工具，幫助晶圓廠、IDM監(jiān)測良率、診斷。

3. 半導(dǎo)體IP（Silicon IP）

DesignWare? IP：提供標(biāo)準(zhǔn)邏輯庫（Std Cells）、時鐘樹、存儲器、接口（USB/PCIe/DDR）、安全IP、DSP/嵌入式處理器等。
IP Accelerated Initiative：除了IP本身，還提供架構(gòu)設(shè)計咨詢、硬化服務(wù)、信號/電源完整性分析。